Sapin HDL Writer SAC HDL Writer est un outil d'automatisation de conception électronique utilisé pour générer un texte claire Texte synthétisable Verilog Register le niveau de transfert
Télécharger maintenant

Sapin HDL Writer Classement & Résumé

Sapin HDL Writer Mots clés

produire texte Automatisation de la conception électronique Générer un texte clair Filtre de sapin Eda

Sapin HDL Writer La description

SAIN HDL Writer est un outil d'automatisation des conceptions électroniques utilisée pour générer des textes clairs synthétisables Synthésizable Verilog Register le niveau de transfert SAIN HDL Writer est l'outil électronique d'automatisation design (EDA) utilisé pour générer du code de transfert de Verilog Clear Synthésizable Verilog Niveau de transfert (RTL) pour créer des filtres de sapage et des testerbenches. Les options de conception incluent des ensembles de coefficients, plusieurs canaux et des spécifications d'utilisation des ressources (pour les FPGA) .Les conceptions sont entièrement synchrones et enregistrées pour fournir des fréquences d'horloge maximales. Les tarifs de l'horloge supérieurs à 300 MHz ont été mesurés sur des périphériques STRATIX et VARTEX (utilisant des outils de la synthèse de quartus et de l'ISE et des outils de lieu et de route) .Sait la vérification s'est révélé être une tâche de consommation de temps, l'écrivain HDL FIR crée un test de contrôle automatique de l'impulsion, Étape et réponses aléatoires, sur plusieurs canaux et coefficients de coefficient.s.Suite le code généré est clair de texte Verilog, vous pouvez migrer la conception sur différentes familles de périphériques, fournisseurs ou même à un circuit intégré spécifique à une application (ASIC). Reprenez le contrôle de vos conceptions avec Clear Text Code source RTL! Certains outils modernes Sapid HDL ont enlevé votre contrôle, limitant vos options et consomment des ressources indésirables. Par exemple, la plupart des outils qui créent des filtres de sapin pour les FPGA ont une croissance de bits d'affichage, produisant souvent des résultats supérieurs à 64 bits pour être arrondis à la sortie finale jusqu'à 16 bits. Les concepteurs font souvent face au choix d'utiliser des bits supplémentaires en production ou de rédiger leur propre filtre. L'écrivain FIR HDL vous permet de limiter la croissance de la largeur du bit en vous permettant de limiter la précision au multiplicateur, ainsi que de la sortie finale.Le Writer FIR HDL crée un fichier de conception RTL clair et un test Clear Text RTL Testbench. Encore une fois, la plupart des outils utilisent un code crypté ou créent un code de niveau de portes. Le code Verilog RTL généré est un texte clair lisible par l'homme. Accès à Clear Text RTL Source vous met en charge votre code. Étant donné que les fichiers de testbench et de conception sont clairs Verilog, la simulation RTL est extrêmement rapide.La vérification automatique Verilog Testbench fournit une impulsion, une étape et un stimulus aléatoire (sur un ou plusieurs canaux) et vérifie des résultats de ROM pré-calculés. Une fois que tous les tests terminés, si aucune erreur n'est rencontrée, elle affiche le message Tous les tests passés.Limitations: · Essai de 15 jours

Sapin HDL Writer Logiciels associés